

復旦大學

本科畢業論文

帶隙基準電路的研究

院 系：信息學院微電子系
專 業：微電子專業
姓 名：吳夏妮
學 號：0372489
指導老師：唐長文

摘要

本文阐述了 Banba 和 Leung 两种基本带隙基准电压源电路的工作原理，分析了 Leung 结构对于 Banba 结构改进的方法，分别对两个电路的参数进行了设计，并仿真其性能，由此来比较了它们各自的特点。得到的结论是 Banba 结构的输出电压温度系数更小，而 Leung 结构的最低电源电压可以降到 1V 左右，有益于向低电压设计的发展。仿真采用 SMIC 0.18um 标准 CMOS Spice 工艺模型在 Hspice 中进行，两者的输出电压都在 0.5V 左右，温度系数在 $10e-5$ 数量级，成品受到其他非理想因素的影响，温度系数会大一点。由于时间和设备有限，暂时无法实现成品，所以目前所有指标都是仿真理想值。

关键词——能隙源，低电压，温度无关

ABSTRACT

Two bandgap circuits – a Banba one and a Leung one are presented in this work. It also includes the analysis of their working principles and the design of the perimeters, the simulation of their functions. At last, it compares their differences. The former one bears less temperature dependence and the later can lower the minimum supply voltage to about 1V, which could be used for low voltage design. This work is simulated by Hspice with the SMIC 0.18um technology. Both of the reference voltages generated are about 0.5V. Their temperature coefficient is about $10e-5$, but the product after manufacture may be influenced by other imperfect aspects. Since the limits of time and devices, I have only got the last product of these circuits, so the results printed are all simulation results.

Index Terms——Bandgap reference, low voltage, temperature independent

目录

第一章 引言.....	1
1.1 研究背景与目的.....	1
1.2 主要工作.....	1
1.3 论文结构.....	1
第二章 带隙基准的基本原理与结构.....	2
2.1 工作原理.....	2
2.2 基本结构.....	3
2.3 本论文中采用的两种结构.....	5
2.4 最新研究成果.....	5
第三章 BANBA 结构的设计.....	6
3.1 BANBA 结构的原理.....	6
3.2 BANBA 结构的参数设计.....	7
3.3 BANBA 结构的 HSPICE 仿真及优化.....	11
第四章 LEUNG 结构的设计.....	18
4.1 LEUNG 结构的原理.....	18
4.2 LEUNG 参数设计.....	20
4.3 LEUNG 结构的 HSPICE 仿真及优化.....	21
第五章 比较及改进想法.....	25
5.1 参数指标的比较.....	25
5.2 进一步比较与分析说明.....	25
第六章 总结.....	27
6.1 论文小结.....	27
6.2 应用与未来展望.....	27
参考文献:	28
致谢.....	29

第一章 引言

1.1 研究背景与目的

随着 IC 设计不断向深亚微米工艺发展，可制造的最小线宽也在不断减小，目前已经可以达到 45nm。但与此同时，小尺寸也给电路设计带来了新的变革。为了得到高性能，低成本的电路芯片，一些常规的电路都要采用新的模型或结构重新进行设计，以保证在电压不断降低的情况下仍能正常工作。本文所要研究的带隙源电路也受此影响。

基准源是模拟与数字系统中的核心模块之一，它被广泛应用于动态存储（DRAM）、闪存（flash memory）以及其他模拟器件中。其实现方式有电流基准、电压基准等。一个好的基准源需要有稳定的工艺、电压和温度系数，并且不需要随着制造工艺的改变而改变，经过许多前人的研究与探索，利用“带隙”方法来实现与温度无关的电压源已经非常成熟，并且可以得到较好的结果。“带隙”即半导体元素的能隙，通常用硅来实现。目前，随着低压低功耗要求的增加，尤其是便携式设备，如手机、PDA、笔记本电脑等，也对带隙电路提出了新的要求，因为传统的输出基准电压约为硅的带隙电压（1.25V），而如果电源本身低于 1.25V 的话，这种方法就不可能实现，必须对电路加以改进才能继续使用。

1.2 主要工作

本文从带隙基准的基本原理讲起，主要研究了两个比较经典的带隙结构^{[1][2]}的实现方式，在此期间，我查阅了近年来许多关于此方面的资料，对研究现状有了较清楚地认识，并且在导师与师兄的帮助下，对电路的设计方法和测试方法进一步掌握，最终设计出了满意的电路指标，并对其中的两种进行了参数设计与仿真，分析它们的区别。

1.3 论文结构

本文主要比较了两种主流带隙结构的性能。

论文安排如下：

第二章介绍了带隙基准的基本原理。

第三、四章分别仔细分析了两种带隙结构的原理、参数设计方法及仿真指标。

第五章中比较了上述两者的性能，分析产生区别的原因，并提出一些改进的想法。

第六章作了总结并提出了一些未来可以继续深入研究的方向。

第二章 带隙基准的基本原理与结构

2.1 工作原理^[3]

为了得到与温度无关的电压源，其基本思路是将具有负温度系数的电压与具有正温度系数的电压相加，它们的结果就能够去除温度的影响，实现接近 0 温度系数的工作电压(zero TC)。用数学方法表示可以为： $V_{REF} = \alpha_1 V_1 + \alpha_2 V_2$ ，并且： $\alpha_1 \frac{\partial V_1}{\partial T} + \alpha_2 \frac{\partial V_2}{\partial T} = 0$ 。

1) 负温度系数的实现：

通过对电路元件的了解可知，双极型晶体管的基极-发射极电压具有负温度系数。

具体分析如下：

集电极电流为： $I_C = I_S \exp(V_{BE}/V_T)$ 其中 I_S 为饱和电流， $V_T = kT/q \approx 0.026V$ 。

$$\Rightarrow V_{BE} = V_T \ln(I_C / I_S) \quad (2.0)$$

$$\frac{\partial V_{BE}}{\partial T} = \frac{\partial V_T}{\partial T} \ln\left(\frac{I_C}{I_S}\right) - \frac{V_T}{I_S} \frac{\partial I_S}{\partial T} \quad (2.1)$$

根据半导体物理知识可知： $I_S = bT^{4+m} \exp(-\frac{E_g}{kT})$ 其中 b 为比例系数， $m \approx -3/2$ ， E_g 为硅的带隙能量 $\approx 1.12eV$ 。

$$\Rightarrow \frac{\partial I_S}{\partial T} = b(4+m)T^{3+m} \exp(-\frac{E_g}{kT}) + bT^{4+m} (\exp(-\frac{E_g}{kT})) (\frac{E_g}{kT^2}) \quad (2.2)$$

$$\text{又因为: } \ln\left(\frac{I_C}{I_S}\right) = \frac{V_{BE}}{V_T} \quad (2.3)$$

$$\frac{\partial V_T}{\partial T} = \frac{k}{q} = \frac{V_T}{T} \quad (2.4)$$

$$\text{将式(2.2), (2.3), (2.4)代入(2.1), 化简可得: } \frac{\partial V_{BE}}{\partial T} = \frac{V_{BE} - (4+m)V_T - E_g/q}{T} \quad (2.5)$$

V_{BE} 通常小于 $\frac{E_g}{q}$ ，所以 V_{BE} 与 T 负相关，从上式中也可以知道， V_{BE} 随温度变化关系与自身有关。

2) 正温度系数的实现：

若两个双极晶体管工作在不相等的电流密度下，那么它们的基极-发射极电压差值就与绝对温度成正比。如图 2.1 所示：




图 2.1 正温度系数的产生电路

$$\Delta V_{BE} = V_{BE1} - V_{BE2} = V_T \ln \frac{I}{I_S} - V_T \ln \frac{I}{nI_S} = V_T \ln n \quad (2.6)$$

因此, ΔV_{BE} 可实现正温度系数: $\frac{\partial \Delta V_{BE}}{\partial T} = \frac{V_T}{T} \ln n$ (2.7)

当 $T=300\text{K}$ 时, $\frac{\partial \Delta V_{BE}}{\partial T} \approx 0.086\text{m} \cdot \ln n$

n 可以由许多三极管并联来实现。

3) 通过正温度系数和负温度系数的叠加可以消除整个电路的温度系数, 具体方法见 2.2 中的基本结构。

2.2 基本结构

利用放大器两个输入端的电压相近就可以很方便得将正负温度系数特性结合起来, 如图 2.2:




图 2.2 基本带隙电压源产生电路 I

由放大器输入端“虚断”可得: $V_{out} = V_{BE2} + I(R_2 + R_3) = V_{BE2} + \frac{V_Y - V_Z}{R_3}(R_2 + R_3)$

(此处放大器开环增益足够大)

$$\therefore V_X = V_Y \Rightarrow V_{out} = V_{BE2} + \frac{V_X - V_Z}{R_3}(R_2 + R_3) = V_{BE2} + \frac{\Delta V_{BE}}{R_3}(R_2 + R_3)$$

$$\text{由式(2.6, 2.7)可得: } V_{out} = V_{BE2} + \frac{V_T \ln n}{R_3} (R_2 + R_3) \quad (2.8)$$

$$\frac{\partial V_{out}}{\partial T} = \frac{\partial V_{BE2}}{\partial T} + \frac{V_T}{T} \frac{R_2 + R_3}{R_3} \ln n \quad (2.9)$$

$\frac{\partial V_{BE2}}{\partial T}$ 可由式(2.5)计算, 若适当地选择 n 与 R_2 、 R_3 的值, 可以使 $\frac{\partial V_{out}}{\partial T} = 0$, 此时可近似认为输出电压与温度无关。事实上, 由于 $\frac{\partial V_{BE}}{\partial T}$ 本身与温度有一定关系, 所以实际得到的电压仅在预设温度邻近区域内才能看作与温度无关, 其他温度下仍有一定影响 (已经远小于没有温度系数抵消时的情况)。

另一种常用连接方式:




图 2.3 基本带隙电压源产生电路 II

$$V_{ref} = V_Y + IR_2 = V_Y + \frac{V_Y - V_Z}{R_3} R_2$$

$$V_X = V_Y \Rightarrow V_{ref} = V_X + \frac{V_X - V_Z}{R_3} R_2 = V_{BE1} + \Delta V_{BE} \frac{R_2}{R_3} = V_{BE1} + V_T \ln n \frac{R_2}{R_3} \quad (2.10)$$

$$\frac{\partial V_{ref}}{\partial T} = \frac{\partial V_{BE1}}{\partial T} + \frac{V_T}{T} \ln n \frac{R_2}{R_3} \quad (2.11)$$

与上一个结构的结果类似, 也能通过 n 与电阻的选择来抵消温度系数, 实现与温度相关性较小的输出参考电压。

2.3 本论文中采用的两种结构




图 2.4 Banba 结构带隙基准




图 2.5 Leung 结构带隙基准

从这两张图中可以明显地看出两个电路在带隙部分的区别，图 2.5 将电阻的分压接到放大器的输入端，而图 2.4 没有采用分压；另外两个电路的放大器部分也有所不同，图 2.5 的放大器采用了低电压设计，具体的结构将在之后的两章中分析。图 2.4 是 Hironori Banba 等在 1999 年发表于 JSSC 上的，以下都简称 Banba 结构；图 2.5 是 Ka Nang Leung 等在 Banba 结构上作了一定的改进，降低了可工作的最低电源电压，于 2002 年发表于 JSSC，以下都简称 Leung 结构。

2.4 最新研究成果

以上两种电路可以得到的输出电压与温度的关系一般是开口向上的抛物线或开口向下的抛物线，这样就很容易想到如果再叠加一定的曲线，那么就可以进一步消除输出电压的温度效应，使电压更加稳定。

这种思想早在 1983 年 B.S.Song 和 P.R.Gray 就提出了^[5]，之后诞生了很多根据不同曲线结合，或应用不同工艺来制造的新的基准源电路，也是很有发展潜质的一个方法。其中，2003 年 Leung 利用了与温度有关的电阻比，一个用高阻多晶电阻，另一个用扩散电阻，这样通过这两个电阻上的压降与 V_{BE} 相加，就可以 V_{BE} 消除 V_{BE} 温度系数的非线性^[6]。在 2006 年，Ming-Dou Ker 等还利用此方法提出一个低于 1V 的结构，他的基本思想是用寄生的 n-p-n 和 p-n-p 三极管来产生与温度有关的电流，再利用这个电流来消除 V_{BE} 的温度效应，从而得到对温度敏感度更小的输出参考电压^[7]。

第三章 Banba 结构的设计

3.1 Banba 结构的原理




图 3.1 Banba 结构完整电路图


图 2.4 是 Banba 结构的核心部分，图 3.1 为完整的电路图。

组成：第一部分为启动电路，主要由 MSA，MSB，MSC 三个管子的性能来决定电路的自启动；第二部分为放大器，采用二级 Miller 电路，并且从带隙部分获得偏置电流；第三部分为电路核心的带隙部分。

Banba 结构的特点：

- 在传统的带隙基准电路中（如之前介绍的基本结构），输出电压 V_{ref} 在 1.25V 左右，这就限制了电源电压在 1V 以下的应用，而这个结构的 V_{ref} 通过两个电流的和在电阻上的压降来实现：一个电流与三极管的 V_{BE} 成正比，另一个与 V_T 成正比，产生的基准电流通过 MOS 管 M3 镜像到输出电流，再通过输出负载电阻 R4 决定输出参考电压（在保证 MOS 管正常工作的范围内），方便改变所需产生的电压值；
- 放大器中采用 Miller 补偿可以增加稳定性，在参考文献[1]中采用的是以 NMOS 为差分输出管的单级运放，这样要达到较低电源电压的话需要非标准的耗尽型器件，对工艺的转换性较差，所以本文采用 PMOS 管作为差分输入。由于放大器在电路中起的作用是保证 1、2 电压的相等，对核心部分没有影响，所以此结构仍是 Banba 的思想；
- 启动电路使电路节点处于简并状态时也可以自动进入正常工作状态，在[1]中，其自启动方法是采用一个额外的脉冲（power on-reset signal）来实现的，这在模拟与混合电路中很少用到，所以本文添加了启动部分的电路，虽然增加了元件数，却能使制造和启动过程简化许多。

具体分析:



再看图 2.4 (即上图), 当三个 PMOS 管 M1, M2, M3 宽长比一样, 有 $I_1 = I_2 = I_3 = I$

$$I = I_2 = \frac{V_Y}{R_2} + \frac{V_Y - V_Z}{R_3}$$

由于放大器的作用: $V_X = V_Y \Rightarrow I = \frac{V_X}{R_2} + \frac{V_X - V_Z}{R_3}$

若 $R_1 = R_2$ 则流过 Q_1 、 Q_2 的电流相等, 那么 $V_X - V_Z = \Delta V_{BE} = V_T \ln n$

$$\therefore I = \frac{V_{BE1}}{R_2} + \frac{V_T \ln n}{R_3} \Rightarrow V_{ref} = IR_4 = \left(\frac{V_{BE1}}{R_2} + \frac{V_T \ln n}{R_3} \right) R_4 = \frac{R_4}{R_2} \left(V_{BE1} + \frac{R_2}{R_3} V_T \ln n \right) \quad (3.1)$$

与式(2.11)相比, (3.1) 中 V_{ref} 是(2.11)中的 $\frac{R_4}{R_2}$ 倍, 这样, 如果减小 R_4 的值就可以很方便地

降低基准电压了。

$$\text{另外: } \frac{\partial V_{ref}}{\partial T} = \frac{R_4}{R_2} \left(\frac{\partial V_{BE1}}{\partial T} + \frac{R_2}{R_3} \frac{V_T}{\partial T} \ln n \right) \quad (3.2)$$

3.2 Banba 结构的参数设计

1. 带隙部分的设计:

重新引入式(3.1), (3.2), (2.5), (2.0), 如下:

$$V_{ref} = \frac{R_4}{R_2} \left(V_{BE1} + \frac{R_2}{R_3} V_T \ln n \right) \quad (3.1)$$

$$\frac{\partial V_{ref}}{\partial T} = \frac{R_4}{R_2} \left(\frac{\partial V_{BE1}}{\partial T} + \frac{R_2}{R_3} \frac{V_T}{\partial T} \ln n \right) \quad (3.2)$$

$$\frac{\partial V_{BE1}}{\partial T} = \frac{V_{BE1} - (4+m)V_T - E_g/q}{T} \quad (2.5)$$

$$V_{BE1} = V_T \ln \frac{I_{q1}}{I_{S1}} \quad (2.0)$$

因为 $T=300K$ 时, $I_{S1}=4.3e-18A$

$$\therefore I_{q1} = I_{R3} = \frac{V_T \ln n}{R_3} \quad (3.3)$$

取 $n=100$, $R_3=100K$, 代入(3.3), 得: $I_{q1}=1.2\mu A \Rightarrow V_{BE1}=0.685V$

代入(2.5)可得: $\frac{\partial V_{BE1}}{\partial T} = -1.67m$

由(3.2): $\frac{\partial V_{ref}}{\partial T} = 0 \Rightarrow -1.67 + 0.086 \frac{R_2}{R_3} \ln n = 0$

$n=100$, 得 $\frac{R_2}{R_3} = 4.22$

因为 $R_3=100K$, 所以取 $R_2 = R_1 = 422K$

此时: $V_{ref} = \frac{R_4}{R_2} (V_{BE1} + \frac{R_2}{R_3} V_T \ln n) = 1.19 \frac{R_4}{R_2}$

为了方便应用到更低的电源电压, 取 $\frac{R_4}{R_2} = 0.5$, 即 $R_4 = 211K$

流过 mos 管的电流为: $I = I_{q1} + V_{BE1}/R_1 = 1.2\mu + 0.685/R_1 = 2.8\mu$ (3.4)

Mos 管尺寸: $(\frac{W}{L})_{1,2,3} = \frac{2I}{\mu_p C_{ox} (V_{GS} - V_{TH})^2} = 1.38$

2. 放大器的设计

带隙电路中的放大器主要作用是使两个输入点的电平相等, 所以只要增益足够就可以了, 另外为了防止振荡, 相位裕度也要足够, 其他指标不是特别重要。

图 3.2 为放大器的核心部分, 各部分作用: MA1、MA2 为第一级差分放大, MA6 为第二级放大, MA5、MA7 从带隙部分偏置电流分配给放大部分 MOS 管。Cc 为密勒电容, 将主次极点分离, 也可增大相位裕度。

1) 限制因素:

静态功耗: $P_{static} = (V_{dd} - V_{ss})(I_{d5} + I_{d7})$

单位增益带宽限制: $GBW = \frac{g_{m1}}{2\pi C_c}$; $f_{nd} \approx \frac{g_{m6}}{2\pi C_L} \frac{1}{1.3} \geq 3GBW$ (1.3 为修正值)

所以, $\frac{g_{m6}}{g_{m1}} \approx 4 \frac{C_L}{C_c}$

若 $C_c=1p$; $C_L=2p$, 可以取 $I_6 = 8I_1$




图 3.2 二级 Miller 补偿 CMOS 运算放大器

2) 根据电流关系求其它宽长比

放大器的偏置电流来自于带隙部分的输出电流，由式(3.4)可知，偏置部分得到的电流为 2.8μ ，为了减小功耗，取流过 MA5 的电流为偏置电流 2 倍，即 MA5 的尺寸为 M1 两倍，而 MA7 为 M1 尺寸的 8 倍以上。因此， $(\frac{W}{L})_5 = 3.68$ ， $(\frac{W}{L})_7 = 14.72$ ； $I_5 = 5.6\mu A$ ， $I_7 = 22.4\mu A$ 。

$$I_1 = I_2 = \frac{1}{2} I_5 \Rightarrow (\frac{W}{L})_1 = (\frac{W}{L})_2 = \frac{1}{2} (\frac{W}{L})_5 = 1.84$$

$$I_3 = I_4 = I_1 \Rightarrow (\frac{W}{L})_3 = (\frac{W}{L})_4 = \frac{77}{300} (\frac{W}{L})_1 = 0.47$$

$$I_6 = I_7 \Rightarrow (\frac{W}{L})_6 = \frac{77}{300} (\frac{W}{L})_7 = 3.8$$

取所有的 L 都为 0.5μ ，可以得到最终参数如下：

$$\mathbf{W1=W2=0.92\mu, W3=W4=0.24\mu, W5=1.84\mu, W6=1.9\mu, W7=7.36\mu,}$$

查看直流工作点，发现 W7 工作在线性区，这样的话 I6 就无法达到设计的要求，所以增大 W6 的尺寸，使 W7 进入饱和区，最终 $\mathbf{W6=4\mu}$

仿真结果:




图 3.3 放大器的增益与相位

增益 30dB，相位裕度 80 度，可以满足要求。

总功耗: 57uW

3. 自启动问题:

在放大器的偏置电路中，如果初始状态节点 2 的电压为 0，则出现简并，在没有外界刺激情况下将永远不工作，这在实际应用中是不可接受的，所以必须想办法去除简并点，方法如图 3.4 所示，由三个 MOS 管形成开启电路。




图 3.4 启动电路

工作原理: 由于 PMOS 管 MSA 的栅极接地，所以 MSA 始终导通，这样使得 S 点电平升高，

S 也是 MSB 管的栅极，因此 MSB 管导通，它的漏极（即启动点）电平降低，这样如果启动点为 PMOS 栅极，该 PMOS 管就导通了，电路可以开始工作。最后还必须使 MSB 脱离，当电路开始正常工作时，MSC 管开启，这样就再次使 S 节点电平下降，MSB 管由此关断，脱离了启动部分。由于 MSA 常导通，对于功耗是一种浪费，所以要使流过 MSA 的电流尽量小，可以设计的时候使 MSA 的 W 小于 L，具体还需经过仿真来验证。

最终参数：

WSA=0.22u LSA=10u; WSB=0.5u LSB=0.5u; WSC=0.5u LSC=0.5u

3.3 Banda 结构的 Hspice 仿真及优化

1. 温度系数调整

实测结果： $V_{BE1} = 0.675V$ ， $I = 2.8\mu$ ， $V_{ref} \approx 0.6V$ ，输出电压与温度关系在初始参数下不是最好，因为计算时把所有元件假设为工作在理想状态，而实际 MOS 管和晶体管都有计算时难以考虑的二级效应，电容、电阻等也非理想。

改变 $R_{1,2}$ 值直到温度系数最优状态，即曲线左右应尽量对称。最终得到 $R_{1,2} = 491.1K$ ，温度系数曲线如图 3.5 所示：

可以看出最终结果为：-20—100 度内，参考电压的变化范围为 0.54597—0.54598，差值约为 $1e-5$ ，但这是理想情况，实际误差会更大一些。




图 3.5 Banba 结构的输出参考电压与温度的关系

2. 可工作的电压范围:

通过扫描电源电压来进行仿真，得到不同电压下输出电压的变化情况




图 3.6 Banba 结构的可工作电源电压范围

从左到右曲线对应温度为 100℃，70℃，40℃，10℃，-20℃
也就是说，环境温度越低，保持正常工作所需要的电压越高。
若要在-20--100℃温度下都能正常工作，电源电压至少为 1.38V

3. 不同电压下参考电压随温度的变化情况




图 3.7 不同电源电压下输出电压随温度的变化曲线

对应电压为 1.4v, 1.5v, 1.6v, 1.7v, 1.8v; 可以看出 1.4V 电压下, 输出基准在可以接受的浮动范围内

4. PSRR

PSRR 为电源抑制比, 用于衡量输出电压对于电源噪声的抑制作用, bandgap 电路的主要应用就是电压的准确性, 即肯定要比原来的电源电压更加精确, 因此对电源的抑制比直接决定了带隙电路性能的好坏。

测量方法: 在电源上加上交流电压, 测量此时的增益, 其值为电源抑制比。

结果如图 3.8 所示:

1-10Hz: PSRR=-94dB	100Hz: PSRR=-82dB
1KHz: PSRR=-62dB	10KHz: PSRR=-42dB
100KHz:PSRR=-22dB	1megHz: PSRR=-2.2dB




图 3.8 Banba 结构的 PSRR

5. 自启动验证:

自启动验证用于保证在不需外界激励的情况下电路可以自动进入正常工作状态, 不会由于初始时各节点随机的状态导致无法正常工作。

验证方法: 固定某节点的初始电平为 0 或 1 (保证电路在没有启动电路的情况下无法正常工作即可), 然后进行瞬态仿真, 观察电路开始导通的一段时间内输出点电平的变化情况,

如图 3.9, 3.10 所示。

图 3.9 是初始时带隙部分处于简并状态时的自启动过程 (M1 等的栅极为高电平), 可以看到, 输出电压从 0 开始振荡了一小段时间, 最终在 1u 左右达到稳定; 图 3.10 为放大器初始处于简并态的自启动过程 (图 3.2 中节点 2 为低电平), 开始时与该点相连的 MOS 管没有导通, 经过 50ns 左右, 该电平开始迅速下降, 到 400ns 左右达到稳定状态, 电路正常工作。




图 3.9 自启动波形 I




图 3.10 自启动波形 II

6. 上电验证:

上电验证与自启动验证类似, 验证在上电的瞬间电路是否会进入不正常的状态。从图 3.11 可以看出, 输出电压在上电后 500ns 左右达到稳定, 进入正常工作状态。




图 3.11 上电后波形

7. 稳定性验证:

稳定性在任何一个电路中都很重要, 如果稳定性不够好, 电路的可靠性就很差, 会进入无法预知的工作状态, 带来错误的逻辑结果或引起振荡。

由于带隙电路没有输入端, 所以它验证稳定性的方法是断开放大器输出和带隙核心部分的连接, 在此处加上交流电源, 测试整个环路的相位裕度, 相当于放大器输出后再经过一级放大的情况。

经过调整补偿电容, 相位裕度最终达到 60 度以上, 电路能稳定工作。从图 3.12 也可以看出, 增益带宽积很小, 但基于带隙电路的工作不受带宽限制, 所以该指标不是很重要。




图 3.12 Banba 结构的稳定性测试

8. 噪声:




图 3.13 Banba 结构的等效输入噪声分析

100Hz: $0.04V^2/Hz$

1KHz: $44.7uV^2/Hz$

9. 总电路功耗: 75.2uW

大部分的功耗都是消耗在放大器上，所以要降低功耗最好的方法就是在对放大器各支路分配电流的时候，在保证电路能正常工作的前提下使该电流尽量小，由此来降低整个电路的功耗。低功耗设计也是目前集成电路发展的趋势，所以设计时应保证功耗较小。

由 Banba 电路的原理可知: $I = \frac{V_{BE1}}{R_2} + \frac{V_T \ln n}{R_1}$ (其中 $R_2 = R_{2A1} + R_{2A2} = R_{2B1} + R_{2B2}$)

$$\Rightarrow V_{ref} = IR_3 = \frac{R_3}{R_2} \left(V_{BE1} + \frac{R_2}{R_1} V_T \ln n \right)$$

$$\text{且有: } \frac{\partial V_{ref}}{\partial T} = \frac{R_3}{R_2} \left(\frac{\partial V_{BE1}}{\partial T} + \frac{R_2}{R_1} \frac{V_T}{\partial T} \ln n \right)$$

因为 R_{2B1} 、 R_{2B2} 上的压降为 V_{BE1} , 所以 X2 的对地电压为: $\frac{R_{2B2}}{R_{2B1} + R_{2B2}} \cdot V_{BE1}$

那么最低工作电压 V_S 应为: $V_{s(\min)} = \frac{R_{2B2}}{R_{2B1} + R_{2B2}} \cdot V_{BE1} + |V_{thp}| + 2|V_{DS(sat)}|^{[2]}$ (工作在最低温度下时)。

可以看出, 适当的分配 R_{2B1} 、 R_{2B2} 大小可以使电源电压降低。

但放大器部分对电源电压也有限制, 所以必须设计低电压放大器来保证电路在低电压下的正常工作。

2) 低电压放大器的设计

放大器部分采用图 4.2 的全对称型差分放大器:




图 4.2 全对称型差分运算放大器




图 4.3 源衬结预偏置的偏置电压的实现

由式 $V_{s(\min)} = \frac{R_{2B2}}{R_{2B1} + R_{2B2}} \cdot V_{BE1} + |V_{thp}| + 2|V_{DS(sat)}|$ 可知, 为了降低所需的最小电源电压值, 放大器部分要实现低 V_{thp} 。

实现低 V_{thp} 的方法:

1. 源衬结预偏置 (Source-Bulk Junction Forward Biasing)

采用图 4.3 的简单结构, 在 B 点能根据需要调整到一个特定的电压, 把这个电压作为除了

MSB 的 PMOS 管提供衬底偏置，那么根据式 $|V_{thp}| = |V_{thp0}| + \gamma(\sqrt{2|\Phi_f|} - V_{SB} - \sqrt{2|\Phi_f|})$ 可知，在 V_{SB} 增大的情况下 V_{th} 可以减小，由参考文献[4]可知，由于 RSB 上的压降与温度有一定关系，所以当 VSB 最大偏置应设在 0.3V 左右。

2. 利用电流源的直流电平移动：

在放大部分添加 M15、16，QA1、2 管，如图 4.4 所示：

QA1、2 管的存在降低了 MA1、2 管的漏极电压，即提高了 $|V_{DS}|$ ，这样当 V_{in} 小于 1V 时，仍能保证 MA1、2 管工作在饱和区。

但这个技术主要适用于 $V_{thn} \geq |V_{thp}|$ 的情况，在本文设计电路所用的器件库 V_{thn} 已经可以降低到 0.45V 左右，经过一系列仿真验证，发现加上 QA1、QA2、MA15、MA16 后，MA3 和 MA4 很容易进入线性区。导致放大倍数很小，而且加上这几个管子对于电源电压没有很大改进作用，因此，最终采用的放大器如图 4.2 所示。




图 4.4 高 V_{th} 时可采用的低电压运放结构

4.2 Leung 结构参数设计

1. 放大器的设计：

$$\text{图 4.2 电路中： } A_v = g_{m1} B R_{n5} = \frac{2V_{En}L_6}{(V_{GS} - V_{TH})_1} ; \quad GBW = B \frac{g_{m1}}{2\pi C_L}$$

为了有足够的相位裕度，B 不能取太大，典型值为 3—5，并且 B 太大的话很浪费功耗，所以这里取 B=4。

为了得到足够的增益，L6 应取大一点，为保证对称性，L5、7、8 也取一样的数值，定

为 2 μm 。

电流分配：为了得到较低的功耗，使总电流保持在 60 μA 左右，大致上使 Id5 产生的电流为 10 μA ，Id14、15 的支路为各 20 μA ，总功耗在 100 μW 以内。

根据分配的电流计算 mos 管的尺寸：

$$\left(\frac{W}{L}\right)_{A8} = \left(\frac{W}{L}\right)_{A9} = \frac{I_{A5}}{\mu_p C_{OX}(V_{GS} - V_{TH})^2} = 3.2$$

$$\left(\frac{W}{L}\right)_{A5} = 2\left(\frac{W}{L}\right)_{A8} = 6.4$$

$$\left(\frac{W}{L}\right)_{A10} = \left(\frac{W}{L}\right)_{A11} = \frac{I_{A5}}{\mu_n C_{OX}(V_{GS} - V_{TH})^2} = 0.83$$

$$\left(\frac{W}{L}\right)_{A12} = \left(\frac{W}{L}\right)_{A13} = 4\left(\frac{W}{L}\right)_{A10} = 3.33$$

$$\left(\frac{W}{L}\right)_{A14} = \left(\frac{W}{L}\right)_{A15} = 4\left(\frac{W}{L}\right)_{A8} = 12.8$$

取 LA5、8-11 为 0.5 μ ，LA12-15 为 2 μ

则：WA5=3.2 μ ，WA8=WA9=1.6 μ ，WA10=WA11=0.42 μ ，WA12=WA13=6.66 μ ，

WA14=WA15=25.6 μ

为使 RSB 上压降为 1.5V，则取 WSB=W10，ISB=10 μ ，RSB=150K

2. 带隙部分设计：

利用第一个电路中设计的参数结果，可得 n=100，R1=100K，R2=422K，R3=211K

在本电路中，相当于将 R2 再分成两部分，由此来降低电源电压值。取 R2B1=50K，R2B2=370K

4.3 Leung 结构的 Hspice 仿真及优化

1. 温度系数的调整

调整参数到最优时：R2B2=454.8K R2B1=50K

经测量可知，在-20—100 度内，参考电压的变化范围为 0.53931—0.53942，差值为 11e-5，略大于 Banba 结构的仿真值。




图 4.5 Leung 结构的输出参考电压与温度的关系

2. 可工作的电压范围:




图 4.6 Leung 结构的可工作电压范围

从左到右曲线对应的温度为 100°C，70°C，40°C，10°C，-20°C

最低工作电压约为 1V

3. 不同电压下参考电压随温度的变化情况




图 4.7 不同电源电压下输出电压与温度的变化关系

对应电压为 1v, 1.2v, 1.4v, 1.6v, 1.8v

除了在 1V 左右不是很精确外，其他电压下工作精度均足够。

4. PSRR（图形与之前相似，在此省略）

1-10Hz: PSRR=-75dB 100Hz: PSRR=-65dB

1KHz: PSRR=-46dB 10KHz: PSRR=-26dB

100KHz: PSRR=-6dB

5. 电路可以自启动，并且相位裕度足够

5. 等效输入噪声（图形与之前相似，在此省略）

100Hz: 0.65716u V²/Hz

1KHz: 3.77849n V²/Hz

6. 总功耗: 162uW

6. 下面看一下用两个电阻分压与用单个的电阻来实现带隙电压的区别:




图 4.8 电阻分压与用单个电阻对于可工作电压范围的影响

从图中可以看出，虽然得到稳定的 V_{ref} 所需的电源电压几乎相同，但是电路导通所需的电源电压前者明显要低，那样，如果在 1V 左右电源电压有所浮动，前者就不会有问题，而后者很可能会使电路进入不可预测的未知区域，或者输出电压一下降到很低，使后继的电路无法正常工作。由于电压的浮动有时是不可控制的，而要求的是输出电压的稳定性一定要很好，所以前种连接就有其优势了。

第五章 比较及改进想法

5.1 参数指标的比较

	Banba	Leung
Power	75.2uW	162uW
Minimum Supply Voltage	1.38V	1V
V_{ref}	0.546V	0.54V
Temperature coefficient	1e-5	11e-5
PSRR@1K	-62dB	-46dB

5.2 进一步比较与分析说明

从上表中可以看出，Banba 结构的功耗、温度系数、PSRR 均优于 Leung 电路，而最小工作电压则 Leung 电路的更优。

- 对于功耗来说，两个电路在设计的时候都没有进行最优化处理，只是先预先根据大致设定的功耗来设计器件尺寸，在保证放大器正常工作的前提下使功耗在合理范围内即可，所以 Leung 结构的功耗也有进一步下调的可能，但是 Leung 结构的电流支路较多，所以功耗一般要大于 Banba 结构的功耗。文中主要采用的降低功耗的手段是将运放的偏置电流采用自身能隙源产生的电流，而不是额外的再另外设置一个电流源。

- 对于输出参考电压，对于其绝对大小并没有太大的要求，太高的话可以最后通过分压来得到所需的值。重要的是它的精度，即与温度的变化关系，虽然在仿真数据中 Banba 结构的性能看起来比 Leung 性能好很多，主要是因为 Leung 结构中接到放大器输入端的是两个电阻的分压，原来放大器两个输入端的电压就不是完全相等的，再加上电阻的不对称性，结果会使偏差有所增加，但是这种偏差是在可以容忍的范围之内的。另外一个原因可能是因为 Banba 结构中使用的是二级运放，而 Leung 结构中使用的是一级运放，后者的增益小于前者，所以放大器输入端电压相等没有用二级放大器来得精确，因此将 Leung 结构中的放大器改成二级运放也能使温度系数有所改善，但是会以增大功耗为代价。

- 对于可工作电压范围，这正是 Leung 提出的结构对 Banba 结构的改进方法，所以前者对该性能有明显的改善，原因在之前的原理部分已经有所说明。另外还想补充的是，Leung 结构对于高 V_{th} 的器件有更明显的改善效果。

● 对于 PSRR, PSRR 是衡量基准电压源的一个重要指标, 本文所举的两个电路都没有以 PSRR 为优先考虑, 但从指标来看, Banba 结构优于 Leung 结构。具体地来说, 如果要增大 PSRR, 要精确分析传递函数中零极点的分布情况[8], 因为当电源噪声频率高于传递函数的第一个零点频率, 电路对电源噪声幅度衰减的能力会以 20dB/10 倍频的幅度下降, 并且电源噪声衰减峰值出现在两个极点频率峰值之间, 此时电路对电源噪声抑制能力最弱, 因此在设计能隙源时, 可根据系统具体电源噪声频谱, 在要求的功率范围内, 合理调节零点和两个极点的值, 让电源噪声频谱丰富的地方落在 PSRR 峰值之外, 从而使得电源噪声得到最好的抑制。

● Leung 结构的放大器原来是在一级放大器的基础上进行改进的(原 Banba 结构中使用的是简单的一级运放), 在这种情况下 Leung 中的放大器会优于 Banba 结构, 但是在本文所实现的电路中 Banba 结构采用了二级运放, 这就使得 Leung 结构的放大器增益与之相比要小了很多, 如果要在更加平等的条件下比较, 可以给 Leung 结构再增加一级, 或者使用 Cascode 技术来提高增益。

第六章 总结

6.1 论文小结

本文采用 SMIC 0.18um 基本工艺分别实现了最低电源电压可到 1.38V，温度系数为 $1e-5$ ，功耗 75.2uW，电源抑制比-62dB 与最低电源电压 1V，温度系数 $11e-5$ ，功耗 162uW，电源抑制比-46dB 的两种带隙电压源电路，实现输出基准电压 0.54V。文中还比较了这两种差异的来源，后者电路主要是对前者电路在最低电源电压下的改进，采用的是电阻分压与源衬结预偏置降低 V_{th} 的方法，最终使电源电压可以降低 0.4V 左右，为低电压设计提供了一种值得继续深入研究的方法与方向。

6.2 应用与未来展望

带隙基准的应用非常广泛，尤其是对于定制型的模拟集成电路芯片来说，需要根据不同的需求来进行对某一性能特定的设计，比如高 PSRR 设计，低噪声设计，更好的温度补偿方法、更低电压下的设计等。

参考文献

- [1] Hironori Banba “A CMOS Bandgap Reference Circuit with Sub-1-V Operation” *IEEE J. Solid-State Circuits*, vol. 34, NO. 5, pp.670-673, MAY 1999
- [2] Ka Nang Leung and K.T.Mok “A Sub-1-V 15-ppm/°C CMOS Bandgap Voltage Reference Without Requiring Low Threshold Voltage Device” *IEEE J. Solid-State Circuits*, vol. 37, NO. 4, pp.526-530, APRIL 2002
- [3] 毕查德·拉扎维, “模拟CMOS集成电路设计”, 清华大学出版社
- [4] Andrea Boni “Op-Amps and Startup Circuits for Circuits for CMOS Bandgap References With Near 1-V Supply” *IEEE J. Solid-State Circuits*, vol. 37, NO. 10, pp.1339-1343, OCT. 2002
- [5] B.-S. Song and P. R. Gray, “A precision curvature-compensated CMOS bandgap reference,” *IEEE J. Solid-State Circuits*, vol. SC-18, pp.634–643, Dec. 1983.
- [6] Ka Nang Leung and K.T.Mok “A 2-V 23-ppm/°C Curvature-Compensated CMOS Bandgap Voltage Reference” *IEEE J.Solid-State Circuits* vol.38, NO.3, March 2003
- [7] Ming-Dou Ker and Jung-Sheng Chen “New Curvature-Compensation Technique for CMOS Bandgap Reference With Sub-1-V Operation” *IEEE Transactions on Circuits and Systems* Vol.53, NO.8, August 2006
- [8] 李强、韩益锋等 “一种超低功耗能隙源设计及其电源噪声抑制分析” *EEACC*: 1205, 1290

致谢

首先我要感谢我的导师唐长文老师，他个人对于学术严谨的态度给了我很大的触动，让我能够平静下浮躁的心情认认真真完成整个电路的设计流程。在完成论文的过程中，他给我提供了非常有用的参考资料，并在每个阶段都提出值得我思考的建议，引导我使用更方便、正确的分析方法来解决问题。

其次，要感谢百忙之中抽空指导我的师兄周亮和车文毅，他们总是很耐心地回答我提出的各种问题，尽管有些在他们看来是很简单的，让我省去了许多无谓的摸索过程，直接学到了一些精髓所在。

感谢在我本科学习阶段的各位老师，尤其是孙承绶、赵文庆、李文宏老师，正是这一门门学科的共同积累才能让我渐渐对电路设计有所感悟，。

最后要感谢我实验室的同学们，杨姗姗，赵薇，方煜云，在学业上我们一起探讨问题的解决方法，共同进步；在闲暇时候他们也带给我许多快乐的时光，给略带乏味的生活注入了活力。

作为一个电路设计的初学者，我只是完成了一个简单的基本模块的设计，还有许多值得探究和思考的方面，所以我还不能以一篇杰出的论文来感谢这些帮助过我的人，只能用我的态度与决心来表示对他们真诚的谢意。

吴夏妮

2007.6.8